EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

06037328

PUBLICATION DATE

10-02-94

APPLICATION DATE

20-07-92

APPLICATION NUMBER

04192023

APPLICANT: FUJITSU LTD;


INVENTOR: FUJII ATSUSHI;

INT.CL.

H01L 29/788 H01L 29/792 H01L 27/115

TITLE

SEMICONDUCTOR STORAGE DEVICE



ABSTRACT:

PURPOSE: To realize a semiconductor storage device having a writing efficiency improved without impairing operational stability at the time of reading, regarding the semiconductor storage device constructed of EPROM memory cells.

CONSTITUTION: In a semiconductor storage device in which each memory cell is an EPROM memory cell equipped with a transistor 1, a floating gate 4 provided in proximity to a channel of the transistor I and insulated from the surroundings and a control gate provided in proximity to the floating gate 4 and joined with the floating gate 4 in terms of capacity, each memory cell is equipped with two control gates 5 and 6 being controllable discretely.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-37328

(43)公開日 平成6年(1994)2月10日

(51)Int.Cl. ⁵ H 0 1 L	29/788 29/792 27/115	識別記号	庁内整理番号	FI	技術表示箇所				
				H 0 1 L	-		3 7 1	1	
			8728—4M		27/ 10 審査請求		4 3 4 請才		全 8 頁
(21)出願番号	3	特顯平4-192023		(71)出願人	0000052 富士通棋		,		
(22)出願日		平成4年(1992)7	月20日	(72)発明者	平山 敲神奈川県	t =	原区		·1015番地 ·1015番地
				(72)発明者	神奈川県			区上小田中	1015番地
				(74)代理人	弁理士	青木郎	J	(外3名)	


(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 本発明はEPROMメモリセルで構成される 半導体記憶装置に関し、読み出し時の動作安定性を損う ととなく書き込み効率を向上した半導体記憶装置の実現 を目的とする。

【構成】 各メモリセルが、トランジスタ1と、トランジスタ1のチャンネルに近接して設けられ周囲からは絶縁されているフローティングゲート4と、フローティングゲート4に近接して設けられ、フローティングゲート4に容量的に結合されているコントロールゲートとを備えるEPROMメモリセルである半導体記憶装置において、各メモリセルは独立して制御可能な2個のコントロールゲート5、6を備えるように構成する。

本発明の原理構成図



10

【特許請求の範囲】

【請求項1】 各メモリセルが、

トランジスタ(1)と、

該トランジスタ(1)のチャンネルに近接して設けら れ、周囲からは絶縁されているフローティングゲート $(4) \xi$

該フローティングゲート(4)に近接して設けられ、該 フローティングゲート(4)に容量的に結合されている コントロールゲートとを備えるEPROMメモリである 半導体記憶装置において、

各メモリセルは、独立して制御可能な2個のコントロー ルゲート(5,6)を備えることを特徴とする半導体記

【請求項2】 前記フローティングゲート(4)と前記 2個のコントロールゲート(5,6)はポリシリコンで 作られていることを特徴とする請求項1に記載の半導体 記憶装置。

【請求項3】 前記フローティングゲート(4)をポリ シリコンで形成し、前記2個のコントロールゲート

(5,6)が不純物拡散層で作られることを特徴とする 20 請求項1に記載の半導体記憶装置。

【請求項4】 請求項1又は2に記載の半導体記憶装置 であって、

前記メモリセルへの書き込み時には、前記2個のコント ロールゲート(5,6)の両方に同時に高電圧を印加

前記メモリセルからの読み出し時には、前記2個のコン トロールゲート(5,6)の一方のみに高電圧を印加 し、もう一方のコントロールゲートは接地することを特 徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、EPROMと呼ばれる 紫外線等を照射することにより記憶内容が消去可能な半 導体記憶装置に関し、特に書き込み効率を改善したEP ROMに関する。

[0002]

【従来の技術】ユーザが書き込み可能で、電源を切って も記憶内容が保持され、更に紫外線等を外部から照射す れば、記憶内容が消去され繰り返し記憶内容の更新が行 40 なえるEPROMと呼ばれる半導体記憶装置が、コンピ ュータにおけるプログラムの記憶用素子等として広く作 用されている。

【0003】図6は現在主として使用されているnチャ ンネルEPROMメモリセルの構造を説明する図であ る。図において、62はドレインであり、63はソース である。64はフローティングゲートであり、絶縁膜6 8で周囲より絶縁されている。65はコントロールゲー トであり、フローティングゲート64と容量的に結合さ れている。

【0004】図6のセルでは、コントロールゲート65 からみたしきい値電圧が、フローティングゲート64に 電荷が蓄積されているかいないかにより異なることを利 用してデータを記憶させている。書き込みは、コントロ ールゲート65とドレイン62に高電圧を印加し、ドレ イン62近傍で発生する高エネルギをもつ電子(ホット エレクトロン)をフローティングゲートに注入すること により行う。また消去は、紫外線を当てて、フローティ ングゲート64中の電荷を放出することにより行う。

【0005】図7はEPROMの全体構成を示す図であ る。図において、70は図6に示したメモリセルであ り、マトリクス状に配列されている。71は行デコーダ であり、各行のメモリセル70のコントロールゲートに 接続されるワード線75を選択的に駆動する行デコード 信号を出力する。72は列デコーダであり、複数のビッ ト線77とビット線制御部73とを接続するスイッチ列 74のスイッチを選択的に導通させる列デコード信号を 出力する。各メモリセル70のドレインは、そのメモリ セルが属する列のビット線に接続されている。行デコー ダ71と列デコーダ72にアドレス信号を印加すること により、1本のワード線と1本のビット線が選択状態に なり、その交差点に位置するメモリセルが選択される。 【0006】書き込み時には、書き込むデータによって ワード線とビット線に印加する電圧を変える。フローテ ィングゲートに電子を注入した状態に対応するデータを 書き込む時には、ワード線とビット線に高電圧を印加す る。読み出し時には、書き込み時より低い電圧をワード 線とビット線に印加する。前述のようにフローティング ゲートに電子が蓄積されているかいないかによってコン 30 トロールゲートからみたトランジスタのしきい値が異な るが、ワード線に印加する電圧は、フローティングゲー トに電子が蓄積されていなければトランジスタが導通 し、電子が蓄積されていれば導通しないようなレベルに 定められている。これによりフローティングゲートに電 子が蓄積されていなければトランジスタが導通してビッ ト線77より電気が流れ込み、電子が蓄積されていれば トランジスタは導通せずビット線77に電気は流れな い。この電流の差をビット線制御部73のセンスアンプ

【0007】図8は従来のEPROMセルの構成例を示 す図であり、実際の構造形状もわかるように(a)に平 面図を示し、(b)に図中のA-A'で示した部分の断 面図を示す。図において82はドレインであり、83は ソースであり、その中間部分にトランジスタのチャンネ ル部分88が形成される。84はフローティングゲート であり、ポリシリコンで作られている。85はコントロ ールゲートである。

で検出すれば、書き込まれたデータが読み出せる。

[8000]

【発明が解決しようとする課題】EPROMメモリセル 50 は、図6及び図8に示すような構造を有するが、その等

価回路を示したのが図9である。図において、91がト ランジスタであり、92と93はそれぞれドレインとソ ースである。94がフローティングゲートであり、95 はコントロールゲートである。図6に示したように、フ ローティングゲート94は絶縁膜で覆われており、トラ ンジスタ91のチャンネル部分及びコントロールゲート 95とは容量的に結合されている。いまフローティング ゲート94とチャンネル及びドレイン92、ソース93*

【数1】

$$V_{F} = \frac{V_{P}}{1 + C_{D} / C_{H}} + \frac{Q_{F}}{C_{D} + C_{H}} \qquad (1)$$

Q_Fはフローティングゲート94内に蓄積された電荷で あり、書き込み前はゼロであり、書き込むことにより負 の値を有する。従って電荷が蓄積されている時には、た とえ同じ電圧をコントロールゲート95に印加しても、 電荷が蓄積されていない時に比べてフローティングゲー ト94の電位V, は低下する。

【0011】 V, と V, の関係は、式(1) に示すよう に2つの容量C。とC。の比に影響されることがわか る。すなわち C_u/C_o が大きい程 V_v は V_v に近づき 20 しきい値 V_v を求めると次式で表わされる。 大きくなる。前述のように、書き込み時にはフローティ ングゲート94が高い電位になることが望ましい。その ためコントロールゲート95に髙電圧を印加するが、C※

※。/C。が小さいとV。は大きな値にならず、V。を所 定の値にするためにはV。をより高くしなければならな いという問題がある。そのためC。/C。を大きくした 方が書き込み効率が良いといえる。

【0012】またフローティングゲート94の電位V。 によってトランジスタが導通するかどうかのしきい値が あり、その値を v th とする。式(1)のV をこの v th で置き換え、これに対応するコントロールゲート95の

[0013]

【数2】

$$V_{th} = \left(v_{th} - \frac{Q_{T}}{C_{D} + C_{U}} \right) \left(1 + C_{D} / C_{U} \right) \quad \dots \qquad (2)$$

フローティングゲート94に電荷が蓄積されているかい ないかによるしきい値Ⅴよの変化△Ⅴよは次式で表わさ れる。

$$\Delta V_{th} = -Q_F/C_{II}$$

式(3)から明らかなように、C。が大きい程しきい値 の変化 AVthは小さくなる。前述のように読み出し時の コントロールゲート95の電圧V。は、フローティング ゲート94に電荷が蓄積されているかいないか、すなわ ちQ、が負の所定値かゼロかによってトランジスタが導 通するか又は導通しないように定められる。従って各種 誤差を考慮すれば、 ΔV_{th}が大きい程読み出し時の誤動 作が少なく、安定的な動作が可能になる。そのためC。 は小さいことが望ましい。

【0015】しかし前述のように書き込み効率を髙める 40 ためにはC。/C。を大きくすることが望ましく、上記 のC。を小さくするということと相反する関係になる。 そのため現状ではC。/C。を大きくすることができ ず、その分コントロールゲートに高い電圧を印加した り、あるいは書き込み時間を長くしなければならないと いった問題が生じていた。

【0016】本発明は上記問題点に鑑みてなされたもの であり、安定な動作を損うことなしに書き込み効率を向 上したEPROMの実現を目的とする。

[0017]

★ [0014] 【数3】

【課題を解決するための手段】図1は本発明の原理構成 を示す図である。本発明の半導体記憶装置は、各メモリ セルがトランジスタ1と、トランジスタ1のチャンネル に近接して設けられ周囲からは絶縁されているフローテ ィングゲート4と、フローティングゲート4に近接して 設けられフローティングゲート4に容量的に結合されて いるコントロールゲートとを備えるEPROMメモリセ ルであるものである。

【0018】そして上記問題点を解決するため、各メモ リセルが、独立して制御可能な2個のコントロールゲー ト5、6を備えるように構成する。

[0019]

【作用】図2は本発明のEPROMセルの等価回路図で ある。以下この図に基づいて本発明のEPROMセルの 動作を説明する。図9に示した従来のEPROMメモリ セルの等価回路と図2の等価回路を比較すると、コント ロールゲートが独立して制御可能な第1コントロールゲ ート5と第2コントロールゲート6で構成されている点 である。フローティングゲート4と第1コントロールゲ 50 ート5との間の容量をCu, とし、フローティングゲート

次式で表わされる。

V, は次式で表わされる。

[0021]

[0022]

【数5】

4と第2コントロールゲート6との間の容量をC』、とす

【0020】書き込み時には第1コントロールゲート5 と第2コントロールゲート6の両方に電圧V。 を印加米

ゲート6の両方に電圧
$$V_{\mathfrak{p}}$$
 / を印加* 【数4】
$$V_{\mathfrak{p}} ' = \frac{V_{\mathfrak{p}} '}{C_{\mathfrak{p}}} + \frac{Q_{\mathfrak{p}}}{C_{\mathfrak{p}} + C_{\mathfrak{U}_{\mathfrak{p}}} + C_{\mathfrak{U}_{\mathfrak{p}}}} \cdots (4)$$

$$1 + \frac{C_{\mathfrak{p}}}{C_{\mathfrak{p}}} + \frac{C_{\mathfrak{p}} + C_{\mathfrak{p}} + C_{\mathfrak{p}}}{C_{\mathfrak{p}}} + \frac{C_{\mathfrak{p}}}{C_{\mathfrak{p}}} + \frac{C_{\mathfrak{p}}}{C_{\mathfrak{p}} + \frac{C_{\mathfrak{p}}}{C_{\mathfrak{p}}} + \frac{C_{\mathfrak{p}}}{C_{\mathfrak{p}}} + \frac{C_{\mathfrak{$$

上式においてQ, はフローティングゲート内に蓄積され 10%に接地すると、その時のフローティングゲート6の電位 た電荷を表わす。また読み出し時には、コントロールゲ ートの一方を「H」レベルに設定し、もう一方を「L」 レベルに設定する。例えば第1コントロールゲート5に 電圧V,を印加し、第2コントロールゲート6はアース ※

$$V_{F} = \frac{V_{P}}{1 + \frac{C_{D} + C_{U2}}{C_{U1}}} + \frac{Q_{F}}{C_{D} + C_{U1} + C_{U2}}$$

この時の第1コントロールゲート5から見たしきい値の 20 示した従来例と同じであり、説明を省略する。 変化 Δ V ., は、前述の説明に従って次式で表わされる。 [0023]

【数6】

$$\Delta V_{th} = -Q_F / C_{UI}$$

式(4)から明らかなように、書き込み効率は(C₁₁+ Cuz)/C。に影響され、この値が大きくなる程書き込 み効率が向上する。また読み出し時にトランジスタが導 通するかしないかのしきい値の変化△V.,はC.,にのみ 影響されることが式(6)から明らかである。従ってC + C , ,) / C。を大きくすることが可能であり、従来よ りも書き込み効率を向上することができる。

【0024】例えば、図9に示した従来例の等価回路 で、C。: C。 = 1:10とし、本発明の等価回路でC 。: C,,: C,,=1:7:3に設定した場合を比較すれ ば、 C_{υ} / C_{υ} と $(C_{\upsilon_1} + C_{\upsilon_2})$ / C_{υ} は同じ値であ り、書き込み効率は同じである。従って同じ書き込み時 間であれば、フローティングゲート4に蓄積される電荷 圧が低くなるため読み出し時に書き込みデータを書き換 えることが起きにくくなる。

【0025】逆に上記の条件で同じ△Ⅴょ。になるように するならば、書き込み時にフローティングゲート4に注 入する電荷量は従来の70%でよく、書き込み時間をそ の分だけ短縮することができる。

[0026]

【実施例】本発明の実施例の全体構成を図3に示す。図 3において、列デコーダ32、ビット線制御部33、ビ

【0027】30はメモリセルであり、図1に示した構 成と同様の構成を有している。31は行デコーダであ り、複数の第1ワード線と第2ワード線にそれぞれ行デ コード信号を出力する。第1ワード線35はその行の各 メモリセルの第1コントロールゲート5に接続されてお り、第2ワード線36は第2コントロールゲート6に接 続されている。

【0028】図4は本実施例における各メモリセルの構 造を示す図であり、図8の従来例に対応するものであ $_{\parallel}$ 、を安定した動作が可能な小さな値にしたまま、(C_{\parallel} 、30 る。図4の(a)は平面図であり、(b)はA-A~で 示した部分の断面図である。図4において、42と43 はそれぞれトランジスタのドレインとソースであり、そ の中間部分がトランジスタのチャンネル部分48であ る。44はフローティングゲートであり、中央部がトラ ンジスタのチャンネル部分48にゲート酸化膜47を介 して隣接している。45と46はそれぞれ第1コントロ ールゲートと第2コントロールゲートであり、プローテ ィングゲート44とはゲート酸化膜47を介して隣接し ている。図示していないが、フローティングゲート44 になり、読み出し時にコントロールゲートに印加する電 40 は周囲をすべて酸化膜で覆われ、周囲から絶縁されてい る。以上の部分はすべて単層ボリシリコンゲートプロセ スで作られている。

【0029】図4に示すように、フローティングゲート 44と、トランジスタのチャンネル部48、第1コント ロールゲート45及び第2コントロールゲート46との 間の重さなり合う部分の面積は1:7:3になってお り、ほぼこの比率に対応する結合容量比を有している。 図5は本実施例におけるコントロールゲート及びビット 線への印加信号の例を示す図であり、(a)が書き込み ット線選択スイッチ列34及びビット線37は、図7に 50 時の印加信号を示し、(b)が読み出し時の印加信号を

*するとすると、フローティングゲート4の電位V。' は

示す。図3の行デコーダ31とビット線制御部33は図 5に示すような印加信号を出力するように構成されてい る。

【0030】図5の(a) に示すように、書き込み時に は選択したメモリセルの第1コントロールゲート45、 第2コントロールゲート46及びドレイン42に図示の ような高電圧が印加される。そのため行デコーダ31は 選択した行の第1ビット線35と第2ビット線36に高 電圧を印加し、ビット線制御部33は高電圧を出力す る。但しフローティングゲート34に電荷が蓄積されて 10 いない状態に対応するデータを書き込み時には高電圧の 印加は行なわない。

【0031】読み出し時には、図5に示すように、第1 コントロールゲート35とドレイン32に電圧を印加 し、第2コントロールゲート36は接地する。ドレイン 32に印加する電圧、すなわちビット線制御部33がビ ット線に印加する電圧は、書き込み時より小さくする。 第1コントロールゲート35、すなわち行デコーダ31 が第1ワード線35に印加する電圧は、図示の通り、フ ローティングゲート34に電荷が蓄積されているかいな 20 である。 いかにかかわらず導通する電圧レベルと導通しない電圧 レベルとの間のレベル設定される。すなわちこの間なら ば電荷蓄積の有無によってトランジスタが導通するかし ないかの差が生じる。上記の電圧レベルの差が前述のし きい値の変化AVtbに相当する。

【0032】読み出しは図5の(b)のような信号を印 加した上で、選択したメモリセルのトランジスタが導通 しているかいないかによるビット線の電流差を、ビット 線制御部33のセンスアンプ33で検出することにより* * 行なう。

[0033]

【発明の効果】本発明により、書き換え可能で電源を切 っても記憶内容が維持される半導体記憶装置において、 読み出し時の安定性を損うことなしに書き込み効率の向 上が図れ、書き込み時間の短縮や読み出し時のワード線 への印加電圧の低減によるより一層の安定化が可能にな る。

8

【図面の簡単な説明】

【図1】本発明の原理構成図である。

【図2】本発明のEPROMセルの等価回路図である。

【図3】本発明の実施例の全体構成を示す図である。

【図4】実施例におけるメモリセルの構造を示す図であ る。

【図5】実施例における印加信号を示す図である。

【図6】nチャンネルEPROMメモリセルの構造説明 図である。

【図7】従来のEPROMの全体構成を示す図である。

【図8】従来のEPROMメモリセルの構成例を示す図

【図9】従来のEPROMメモリセルの等価回路を示す 図である。

【符号の説明】

1…トランジスタ

2…ドレイン

3…ソース

4…フローティングゲート

5…第1コントロールゲート

6…第2コントロールゲート

【図1】


【図2】

【図6】


本発明の原理構成図

太条明のEPROMの等価国路

nチャンネルビPROMメモリセルの構造影照期




【図3】 本発明の実施例の全体構成




【図4】

実施例におけるメモリセルの構造

(a) 平面図




(b) 断強図




【図8】

従来のEPROMメモリセルの構成例

(a) 平面図





(b)断面図



【図5】


実施例における印加信号





【図9】

従来のEPROMメモリセルの等価回路



【図7】 従来のEPROMの全体構成

